زمان مرده به بازه‌ای از زمان اطلاق می‌شود که در آن آشکارساز تک فوتون به دلیل اثرات ناشی از تشخیص فوتون ورودی و فرایند بازنشانی، قادر به تشخیص فوتون جدیدی نمی‌باشد. به دلیل اهمیت نقش زمان مرده در محدودیت فرکانس تشخیص آشکارسازهای تک فوتون شکست بهمنی و ایجاد محدودیت در نرخ تبادل در سیستم‌های مختلفی مانند توزیع کلید کوانتومی، اندازه‌گیری این مشخصه در آشکارسازهای تک فوتون با اهمیت است. در روش پیشنهادی این تحقیق، برای اندازه‌گیری زمان مرده در آشکارسازهای تک فوتون، از یک تراشه FPGA استفاده می‌شود. مدل FPGA پیشنهاد شده XC7A35T از خانواده Artix متعلق به شرکت Xilinx می‌باشد. با کمک کد طراحی سخت‌افزار VHDL، مداری برای تست آشکارساز طراحی می‌شود و با کنترل هم‌زمان منبع تولید تک فوتون و آَشکارساز، امکان تعیین زمان مرده را روی SPAD فراهم می‌کند.
)